SSE4 (ملحقات SIMD الجري 4) عبارة عن مجموعة تعليمات SIMD CPU المستخدمة في البنية الأساسية Intel Core و AMD K10 K8L
تم الإعلان عنه في 27 سبتمبر 2006 ، في منتدى إنتل للمطورين خريف 2006 ، مع تفاصيل غامضة في ورقة بيضاء ، وأصبحت تفاصيل أكثر دقة لـ 47 تعليمات متاحة في منتدى مطوري إنتل ربيع 2007 في بكين ، في العرض التقديمي.
SSE4 متوافق تمامًا مع البرامج المكتوبة للأجيال السابقة من معالجات Intel 64 و IA-32 المعمارية ، يستمر تشغيل جميع البرامج الحالية بشكل صحيح دون تعديل على المعالجات الدقيقة التي تدمج SSE4 ، وكذلك في وجود التطبيقات الحالية والجديدة التي تضم SSE4.
يتكون Intel SSE4 من 54 تعليمات تتوفر مجموعة فرعية تتكون من 47 تعليمات ، يشار إليها باسم SSE4.1 في بعض وثائق Intel ، في Penryn ،بالإضافة إلى ذلك ، SSE4.2 ، وهي مجموعة فرعية ثانية تتكون من 7 تعليمات المتبقية ، وهي متوفرة لأول مرة في معالج Core i7 Nehalem ، تقيد Intel التعليقات الواردة من المطورين بأنها تلعب دورًا مهمًا في تطوير مجموعة التعليمات.
بدءًا من المعالجات القائمة على برشلونة ، قدمت AMD مجموعة تعليمات SSE4a ، التي تحتوي على 4 تعليمات SSE4 و 4 تعليمات SSE جديدة لم يتم العثور على هذه التعليمات في معالجات Intel التي تدعم SSE4.1 ومعالجات AMD بدأت فقط بدعم SSE4.1 و SSE4.2 من Intel (مجموعة التعليمات الكاملة SSE4) في معالجات FX القائمة على البلدوزر ، مع SSE4a ، تم أيضًا تقديم ميزة SSE غير المتوازنة مما يعني أن إرشادات التحميل غير المحاذاة كانت بنفس سرعة الإصدارات المتوافقة على العناوين المتوافقة.
كما سمح بتعطيل التحقق من المحاذاة في عمليات SSE غير المحملة التي تصل إلى الذاكرة.
أدخلت Intel فيما بعد تحسينات مماثلة في السرعة على SSE غير المحاذي في معالجات Nehalem الخاصة بها ، لكنها لم تقدم وصولاً غير محاذاة بواسطة تعليمات SSE غير المحملة حتى
تعليمات جديدة
بخلاف كل التكرارات السابقة لـ SSE ، يحتوي SSE4 على إرشادات تنفذ العمليات التي لا تخص تطبيقات الوسائط المتعددة ، يحتوي على عدد من الإرشادات التي يتم تحديد إجراءها بواسطة حقل ثابت ومجموعة من الإرشادات التي تأخذ XMM0 كمعامل ثالث ضمني.
يتم تمكين العديد من هذه الإرشادات بواسطة محرك خلط الورق أحادي الدورة في Penryn ، (تقوم عمليات خلط الورق بإعادة ترتيب البايتات داخل السجل.)
SSE4.1 تم تقديم هذه التعليمات باستخدام بنرين Penarchn microarchitecture ، حيث تقلص 45 نانومتر للهندسة المعمارية المصغرة Intel Core تتم الإشارة إلى الدعم عبر إشارة CPUID.01H: ECX.SSE41 [بت 19].
أضاف SSE4.2 STTNI (تعليمات جديدة للنصوص والنصوص) ، العديد من الإرشادات الجديدة التي تقوم بإجراء عمليات بحث عن الأحرف ومقارنتها على معاملي 16 بايت في المرة الواحدة ، تم تصميم هذه (من بين أشياء أخرى) لتسريع تحليل مستندات XML .
كما أضافت تعليمات CRC32 لحساب اختبارات التكرار الدوري كما هو مستخدم في بعض بروتوكولات نقل البيانات ، تم تنفيذ هذه التعليمات لأول مرة في مجموعة منتجات Intel Core i7 التي تستند إلى Nehalem واستكملت مجموعة تعليمات SSE4 ، يشار إلى الدعم عبر علامة CPUID.01H: ECX.SSE42 [بت 20].
دعم وحدات المعالجة المركزية شركة انتل:
معالجات Silvermont (تدعم SSE4.1 و SSE4.2 و POPCNT)
معالجات Goldmont (دعم SSE4.1 و SSE4.2 و POPCNT)
معالجات Goldmont Plus (دعم SSE4.1 و SSE4.2 و POPCNT)
معالجات Penryn (دعم SSE4.1)
معالجات Nehalem وأحدث (SSE4.1 و SSE4.2 و POPCNT مدعومان)
معالجات Haswell والأحدث (SSE4.1 و SSE4.2 و POPCNT و LZCNT المدعومة)
شركة AMD
المعالجات المستندة إلى K10 (دعم SSE4a و POPCNT و LZCNT)
"Cat" معالجات منخفضة الطاقة
المعالجات المستندة إلى Bobcat (SSE4a و POPCNT و LZCNT مدعومة)
المعالجات المستندة إلى جاكوار والأحدث (SSE4a و SSE4.1 و SSE4.2 و POPCNT و LZCNT المدعومة)
المعالجات المستندة إلى بوما والأحدث (SSE4a و SSE4.1 و SSE4.2 و POPCNT و LZCNT المدعومة)
معالجات "المعدات الثقيلة" (SSE4a و SSE4.1 و SSE4.2 و POPCNT و LZCNT المدعومة)
المعالجات القائمة على الجرافة
المعالجات القائمة على Piledriver
المعالجات البخارية
المعالجات القائمة على حفارة وأحدث
المعالجات القائمة على Zen (SSE4a و SSE4.1 و SSE4.2 و POPCNT و LZCNT المدعومة)
المعالجات القائمة على Zen + (تدعم SSE4a و SSE4.1 و SSE4.2 و POPCNT و LZCNT)
شركة VIA
معالجات نانو (SSE4.1 مدعومة)
0 تعليقات
لا تذهب بدون ترك تعليق ولا تقم بإضافة أي رابط